PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-010429

(43) Date of publication of application: 14.01.1992

(51)Int.CI.

H01L 21/3205

(21)Application number: 02-113886

(71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing:

26.04.1990


(72)Inventor: OHARA JUNJI

BABA KENJI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To alleviate positional deviation due to a stress of a conductor wiring of a semiconductor element by introducing the wiring between a conductor pad and the element through a roundabout. CONSTITUTION: A semiconductor device is formed of a semiconductor pad 1 and a semiconductor element 2. The element is formed of a base 2b, a collector 2c and an emitter 2e connected with a scribing lane, and roundabout conductor wirings 4a, 5a, 6a and 7a are disposed between the pad 1 and the element 2. Accordingly, even if a rightward stress Fa is applied to the pad 1, it not almost applied to the wiring 4a. Even if a downward stress Fb is applied, the stress is applied directly to the 4a, but the stress is dispersed to the 5a, 6a, and not almost applied to the 7a and the element 2. Thus, the stress due to the positional deviation of the pad 1 is not almost applied to the element 2.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

@ 公 開 特 許 公 報 (A) 平4-10429

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成 4年(1992) 1月14日

H 01 L 21/3205

6810-4M H 01 L 21/88 6810-4M

T A

審査請求 未請求 請求項の数 2 (全3頁)

60発明の名称 半導体装置

回特 願 平2-113886

史

20出 願 平2(1990)4月26日

@発明者 大原 语

大阪府門真市大字門真1006番地 松下電子工業株式会社内

@ 発明者馬場健次

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地

勿出 願 人 松下電子工業株式会社

弁理士 栗野

外1名

明細型

発明の名称
半導体装置

创代

- 2、特許請求の範囲
 - (I) 半導体基板上に、導電体パッドと半導体素子 とを設けた半導体装置にあって、前記導電体 パッドと隣接する前記半導体素子との間に、迂 回した導電体配線を設けた半導体装置。
 - ② 導電体配線の全部または一部をご導電体パッドと別の層に設けた請求項1記載の半導体装置。
- 3、発明の詳細な説明

産業上の利用分野

本発明は半導体装置に関し、とくに半導体集積回路の配線方法に関する。

従来の技術

従来半導体集積回路装置を製造する際に、半導体回路基板とコムとの間を金属ワイヤにより電気的に連結するため、半導体回路基板上に導電体パッドを設けると同時に、そのパッドに隣接し

て、半導体回路の過電圧保護などを目的として半 導体素子を配置することが広く行なわれている。 第7図に従来の配線の構成を示す。

第7図に示すように、通常、導電体パッド1 と、隣接する半導体素子2との間は、導電体パッド1の辺の長さあるいは半導体素子2のコレクタ 2 c (またはペース2 b あるいはエミッタ2 e) の幅にほぼ等しい幅の導電体配線4gにより直接 電気的に結ばれていたないない。

発明が解決しようとする課題

このような従来の半導体装置では、熱衝撃による熱的歪やワイヤボンドによる機械的歪などが原因で導電体パッド1に応力がかかった時に、その応力が導電体配線4gを介してそのまま半導体業子2のコレクタ2cまたはベース2bあるいはエミッタ2eに伝達される構成であった。

したがって、これらの広力により、 導電体配線 4 gに位置ずれが生じ、 半導体素子2 のコレクタ 2 c (またはベース 2 b あるいはコレクタ 2 e) とベース 2 b (またはエミッタ 2 e あるいはコレ

クタ2c)とが短絡したり、あるいは完全に短絡 しない場合でも弱れ電流が流れる原因となってい た。

本発明はこのような欠点を解決するもので、半 導体素子の導電体配線の応力による位置ずれを軽 滅することを目的とするものである。

課題を解決するための手段

この課題を解決するために本発明は、導電体 パッドと半導体素子との間の導電体配線を迂回さ せるものである。また、導電体配線の全部または 一部を、導電体パッドと別の層に設けたものであ る。

作用

この構成により、導電体パッドに加わったずれ、応力が導電体配線を介して半導体素子に直接かからなくなっているので、半導体素子上に設けられた導電体配線の位置ずれあるいは位置ずれにより生じる短絡または漏れ電流の発生を軽減することとなる。

実 旅 例

パッド1と導電体配線の6aの部分とが短絡したとしても、特性的に何ら変化がなく、半導体素子2の短絡または漏れ電流の発生を防ぐことができるものである。

本発明の他の実施例を第2図、第3図および第4図に示す。

図に示すように、迂回するための導電体配線に は多様な形態が考えられる。

なお、第5図、第6図に示すように、導電体配 線8 e、8 f は導電体パッド1 とは別の配線圏に 設け、接続部9 により接続してもよい。

発明の効果

以上の実施例の説明からも明らかなように、本発明によれば、導電体パッドにかかる応力が半導体素子へほとんど伝わらないように構成しているので、応力が原因で発生する半導体の短絡や漏れ電流を軽減し、半導体集積回路の性能を向上させることができる。

4、図面の簡単な説明

. 第 】 図は本発明にかかる半導体装置の一実施例

以下、本発明の一実施例について第1図を参照しながら説明する。

第1図に示すように、本実施例の半導体装置は 半導体パッド1と半導体素子2とで構成され、半 導体素子はベース2b、コレクタ2cとスクライ ブレーン(GVD)に接続したエミック2eから なり、導電体パッド1と半導体素子2との間に は、迂回した導電体配線4a、5a、6aおよび 7aが配してある。


この構成の導電体配線では、導電体パッド1に 図中で左向きの応力Faがかかっても、導電体配 線の4aの部分には殆んど伝わらない。また図中 で下向きの応力Fbがかかる場合においても、4 aには直接応力がかかるが、5aの部分および6 aの部分で応力が分散緩和され、7aの部分およ び半導体素子2にはほとんど応力が伝わらない。


このように、本発明の実施例の半導体装置によれば、導電体パッド1の位置すれによる応力が半導体素子2にほとんど伝わらない。また、導電体パッド1の応力による位置すれが原因で導電体

の配線パターンの要部平面図、第2図、第3図、第4図、第5図、第6図は、それぞれ本発明にかかる半導体装置の他の実施例の配線パターンの要部平面図、第7図は従来の配線パターンの要部平面図である。

1 …… 専電体パッド、2 …… 半導体素子、2 b ……ベース、2 c …… コレクタ、2 e ……エミッ タ、4,5,6,7 …… 導電体配線、8 …… 導電 体パッドと別の配線層の導電体配線、8 …… 導電


代理人の氏名 弁理士 栗野重孝 ほか1名







第 4 図

第 2 図










第 6 図



第 7 図

